PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-221562

(43) Date of publication of application: 30.08.1996

(51)Int.CI.

G06T 1/60 HO4N 5/335 HO4N 5/907 HO4N HO4N 5/94

(21)Application number: 07-022907

(71)Applicant: HITACHI LTD

RICOH CO LTD

(22)Date of filing:

10.02.1995

(72)Inventor: ASADA YASUSHI


OTSUBO HIROYASU MAEDA HIDEKAZU

SAKAGUCHI TOMOHIRO

(54) IMAGE SIGNAL PROCESSOR

(57)Abstract:

PURPOSE: To reduce the cost and to reduce the power consumption of a circuit by reducing the circuit scale by decreasing the capacity of a memory for generating a delay signal. CONSTITUTION: An inputted data signal 1 is stored in a frame memory 2, delay processing is performed by successively reading data 3 from this frame memory 2 for every divided block and the processing result is stored in the frame memory 2 again so that signal processing for one picture can be completed by a small capacity memory.



LEGAL STATUS

[Date of request for examination]

19.04.2001

[Date of sending the examiner's decision of

16.11.2004

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3671448

[Date of registration]

28.04.2005

[Number of appeal against examiner's decision of

2004-25697

rejection]

[Date of requesting appeal against examiner's decision of rejection]

16.12.2004

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-221562

(43)公開日 平成8年(1996)8月30日


(51) Int.Cl. ⁸		識別記号	庁内整理番号	FΙ				技術表示箇所
G06T	1/60			G06F	15/64	450	G	
	5/335		H04N	5/335	:	Z		
	5/907				5/907	B A C		
	5/937				5/94			
	5/94				5/93			
				審査請求	大請未	請求項の数 6	OL	(全 17 頁)
(21)出願番号	特願平7-22907			(71)出願人	. 0000051	000005108		
				上日立製作所				
(22) 出願日		平成7年(1995)2	東京都千代田区神田駿河台四丁目6番地					
			(71) 出願人	0000067	000006747			
					株式会社	±リコー		
					東京都力	大田区中馬込17	「目3₹	番6号
				(72)発明者	浅田 寿	#史		
		•			神奈川県	模族市戸塚区古	宇田町2	92番地 株
					式会社日	式会社日立製作所映像メディア研究所内		
				(72)発明者	大坪 发	安		
					神奈川県	機族市戸塚区書	宇田町2	92番地 株
					式会社日	日立製作所映像>	スディブ	了研究所内
				(74)代理人	弁理士	高田 幸彦		
						最終頁に続く		

(54) 【発明の名称】 画像信号処理装置

(57)【要約】

【目的】遅延信号を生成するためのメモリを少容量化して回路規模の縮少によるコスト低減、回路の消費電力の 軽減をはかる。

【構成】入力したデータ信号1をフレームメモリ2に記憶し、このフレームメモリ2から分割したブロック毎にデータ3を逐次読み出して遅延処理を行ない、処理結果を再びフレームメモリ2に書き込むことにより、少ない容量のメモリで1画面分の信号処理を完成する。



【特許請求の範囲】

【請求項1】フレームメモリ(2)と、メモリコントロール部(83)と、信号遅延回路(4)と、信号処理回路(9)とを備えた画像信号処理装置において、

前記メモリコントロール部(83)は、入力データ信号(1)を前記フレームメモリ(2)に記憶するように該フレームメモリ(2)を制御する第1の制御と、前記フレームメモリ(2)に記憶したデータを、画面を水平方向にn個のブロックに分割して分割したブロック毎に水平方向のデータ数が(1/n)H分のデータ信号(3)をライン順に読み出すようにフレームメモリ(2)のアドレス(82)を制御する第2の制御と、前記信号処理回路(9)の処理結果を再び該フレームメモリ(2)の読み出したデータに上書きするか他の記憶媒体に記憶し、同様の処理をn個の全ブロックについて行ない、1画面分の信号処理を完了するように該フレームメモリ

(2) または他の記憶媒体を制御し、処理結果の画像を出力する第3の制御を実行し、

前記信号遅延回路(4)は、前記フレームメモリ(2)から読み出されるデータ信号から1ライン遅延データ信号(6)~mライン遅延データ信号(8)を生成し、前記信号処理回路(9)は、前記信号遅延回路(4)で生成した各遅延データ信号から画像信号を生成することを特徴とする画像信号処理装置。

【請求項2】請求項1において、該画像信号処理装置は 静止画処理モードと動画処理モードの2種の処理モード を切り替える手段を備え、

前記静止画処理モードにおいては、前記信号遅延回路 (4)は、(1/n) H分の容量のm個のラインメモリで、フレームメモリ(2)から読み出したデータ信号(3)をmライン分記憶することで、順次、現データ信号(5)~mライン遅延データ信号(8)を生成し、前記動画処理モードにおいては、前記入力データ信号

(1)は、該フレームメモリ(2)を介在せず該信号遅延回路(4)に導びいて前記m個のラインメモリをH分の記憶装置として使用することを特徴とする画像信号処理装置。

【請求項3】請求項1において、前記メモリコントロール部(83)は、入力データ信号(1)をフレームメモリ(2)に記憶する際には水平方向にアドレスをオフセットした位置から書き込み、最初に処理したブロックのデータ信号(72)を再び該フレームメモリ(2)に記憶するときには水平方向のアドレスを0の位置から書き込むことで、次のブロックの処理をするときには水平方向に前記オフセット量に相当する画素分前から処理を行ない、両ブロックの境目部分において連続したデータ処理を行なうようにしたことを特徴とする画像信号処理装置。

【請求項4】分光感度の異なる複数の色フィルタをも ち、1水平ラインにおいては、第1の色及び第2の色に 対応する色フィルタをもつ光電変換素子から生成されるデータ信号を出力し、次の水平ラインにおいては、第3の色及び第4の色に対応する色フィルタをもつ光電変換素子から生成されるデータ信号を出力する撮像素子(18)と、フレームメモリ(2)と、メモリコントロール部(83)と、信号遅延回路(4)と、信号処理回路(9)を備えた画像信号処理装置において、

この画像信号処理装置は、静止画処理モードと動画処理 モードの2種の処理モードを切り替える手段を備え、 静止画処理モードにおいては、

前記撮像素子(18)から出力したデータ信号(1)をフレームメモリ(2)に1フレーム分記憶し、記憶したデータを左半画面ブロックと右半画面ブロックとに分けて各ブロック毎に前記データを1ラインづつライン順に出力するようにフレームメモリ(2)を制御するメモリコントロール部(82)と、

前記フレームメモリ(2)から出力した 1/2 H分の現データ信号(3)と、該現データ信号(3)を 1 ライン遅延した 1 ライン遅延データ信号(6)と、該 1 ライン遅延データ信号(6)を 1 ライン遅延した 2 ライン遅延データ信号(7)を 1 ライン遅延した 3 ライン遅延データ信号(7)を 1 ライン遅延データ信号(19)と、該 3 ライン遅延データ信号(19)を 1 ライン遅延した 4 ライン遅延データ信号(20)とを生成する信号遅延回路(4)と、

前記信号遅延回路(4)で生成した前記現データ信号 (5)と1ライン遅延データ信号(6)と2ライン遅延 データ信号(7)と3ライン遅延データ信号(19)と 4ライン遅延データ信号(20)から映像の色信号(2 1)と輝度信号(22)を生成する信号処理回路(9) とを有効にして、

前記メモリコントロール部(82)により前記フレームメモリ(2)を制御し、前記信号処理回路(9)で生成した前記色信号(21)と輝度信号(21)を前記フレームメモリ(2)から読み出したデータ信号(3)上に上書きするか他の記憶媒体に出力することで静止画を得、

動画処理モードにおいては、

前記撮像素子(18)から出力されたデータ信号(1)より、1H分の現データ信号(3)と、該現データ信号(3)を1ライン遅延した1ライン遅延データ信号(53)と、該1ライン遅延データ信号(53)を1ライン遅延データ信号(54)とを生成する信号遅延回路(4)と、

前記信号遅延回路(4)で生成した前記現データ信号 (3)と1ライン遅延データ信号(53)と2ライン遅 延データ信号(54)から映像の色信号(21)と輝度 信号(22)を生成する信号処理回路(9)とを有効に して動画を得ることを特徴とする画像信号処理装置。

【請求項5】請求項4において、前記信号遅延回路

(4)は、(1/2) H分の容量をもつ第1のラインメモリ(23)と、(1/2) H分の容量をもつ第2のラインメモリ(24)と、(1/2) H分の容量をもつ第3のラインメモリ(25)と、(1/2) H分の容量をもつ第4のラインメモリ(26)とを備え、該信号遅延回路(4)は静止画処理モードと動画処理モードの2種の処理モードとそれらを切り替える手段を備え、

静止画処理モードにおいては、

前記フレームメモリ(2)より出力される半画面分のデータ信号を前記第1のラインメモリ(23)に1ライン ((1/2)H)分記憶して1ライン遅延データ信号

(6) を生成し、第1のラインメモリ(23)より出力されるデータ信号を前記第2のラインメモリ(24)に1ライン分記憶して2ライン遅延データ信号(7)を生成し、

前記第2のラインメモリ(24)より出力されるデータ信号を前記第3のラインメモリ(25)に1ライン分記憶して3ライン遅延データ信号(19)を生成し、

前記第3のラインメモリ(25)より出力されるデータ信号を前記第4のラインメモリ(25)に1ライン分記憶して4ライン遅延データ信号(20)を生成し、動画処理モードにおいては、

1 H づつ入力される入力データ信号(1) に対して、該入力データ信号(1) を、前記第1のラインメモリ(23) と第2のラインメモリ(24) に記憶し、

3) と第2のラインメモリ(24) に記憶し、 前記第1のラインメモリ(23) から読み出されるデー タ信号を前記第3のラインメモリ(25) に記憶し、 前記第2のラインメモリ(24) から読み出されるデー タ信号を前記第4のラインメモリ(26) に記憶し、 前記第1のラインメモリ(23) と第2のラインメモリ (24) から出力されるデータ信号を第1の選択器(50) により切り換えることで1ライン遅延データ信号 (6) をリアルタイムで生成し、

前記第3のラインメモリ(25)と第4のラインメモリ(26)から出力されるデータ信号を第2の選択器(51)により切り換えることで2ライン遅延データ信号(7)をリアルタイムで生成することを特徴とする画像信号処理装置。

【請求項6】入力データ信号(1)を1フレーム分記憶するフレームメモリ(2)と、該入力データ信号(1)と該フレームメモリ(2)から出力されるデータ(3)を切り換える第1の選択器(75)と、

前記入力データ信号(1)を前記フレームメモリ(2)に1フレーム分記憶し、記憶したデータを左半画面プロックと右半画面ブロックとに分けて各ブロック毎に読み出すように前記フレームメモリ(2)を制御するメモリコントロール部(82)と、

(1/2) H分の容量をもち、前記第1の選択器(75) から出力されるデータ信号を(1/2) H分記憶する第1のラインメモリ(23)と、

(1/2) H分の容量をもち、前記第1のラインメモリ(23) から出力されるデータ信号(6)を(1/2) H分記憶する第2のラインメモリ(25)と、前記入力データ信号(1)とラインメモリ(25)から出力されるデータ(19)を切り換える第2の選択器(76)と、

(1/2) H分の容量をもち、前記第2の選択器(76) から出力されるデータ信号を(1/2) H分記憶する第3のラインメモリ(24)と、

(1/2) H分の容量をもち、前記第3のラインメモリ (24) から出力されるデータ信号を (1/2) H分記 憶する第4のラインメモリ (26) と、

前記第1のラインメモリ(23)と第3のラインメモリ(24)から出力されるデータ信号を切り換えて1ライン遅延データ信号を生成するする第3の選択器(50)と、

前記第2のラインメモリ(25)と第4のラインメモリ(26)から出力されるデータ信号を切り換えて2ライン遅延データ信号を生成する第4の選択器(51)と、前記第1のラインメモリ(23)から出力されるデータ信号(6)と第3の選択器(50)から出力されるデータ信号(53)を切り換える第5の選択器(78)と、前記第2のラインメモリ(25)から出力されるデータ信号(19)と第4の選択器(51)から出力されるデータ信号(54)を切り換える第6の選択器(79)とを備え、

前記第1の選択器(75)と第2の選択器(76)と第5の選択器(77)と第6の選択器(79)を同時に切り換えることで、

静止画処理の場合は、前記フレームメモリ(2)から出力されるデータ信号(3)を前記ラインメモリ(23)に記憶し、該ラインメモリ(23)から出力されるデータ信号は前記ラインメモリ(25)に記憶し、前記ラインメモリ(25)から出力されるデータ信号はラインメモリ(24)に記憶し、前記ラインメモリ(24)から出力されるデータ信号はラインメモリ(26)に記憶し、

前記フレームメモリ(2)から入力した現データ信号(3)と、該第1のラインメモリ(23)で生成した1ライン遅延データ信号(6)と、該第2のラインメモリ(24)で生成した2ライン遅延データ信号(7)と、該第3のラインメモリ(25)で生成した3ライン遅延データ信号(19)と、該第4のラインメモリ(26)で生成した4ライン遅延データ信号(20)とを出力し

動画処理の場合は、入力データ信号(1)を第1のラインメモリ(23)と第2のラインメモリ(24)に記憶

前記第1のラインメモリ(23)から読み出されるデータ信号を第3のラインメモリ(25)記憶し、前記第2

のラインメモリ(24)から読み出されるデータ信号を 第4のラインメモリ(26)に記憶し、

前記第1のラインメモリ(23)と第2のラインメモリ

- (24)から出力されるデータ信号から第1の選択器
- (50)で1ライン遅延データ信号(6)を生成し、 前記第3のラインメモリ(25)と第4のラインメモリ
- (26)から出力されるデータ信号から第2の選択器
- (51)で2ライン遅延データ信号(7)を生成することを特徴とする画像信号処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ビデオカメラ等において動画データや静止画データを生成する画像信号処理装置に関する。

[0002]

【従来の技術】マルチメディアの普及に伴い、動画データや静止画データをコンピュータやワークステーション等に取り込むためのインタフェースとして、デジタルスチルカメラが注目されている。多量の画像を取り込むときなどには、スチルカメラは、従来から使用されているスキャナに比べて即時性や経済性に優れ、また、小型軽量化が可能であるので手軽に使用できるという利点がある。この経緯については、テレビジョン学会誌Vol.46、No.7(1992)第827頁~828頁において論じられている。

【0003】デジタルスチルカメラを実現するために使用する撮像素子としては、汎用性や従来のビデオカメラの技術を応用できる等の点から、現在のビデオカメラで一般的に使用されている画素混合方式の撮像素子を用いるのが望ましい。また、画素混合方式の撮像素子を用いた場合は、その読み出し方式を変更することにより、動画撮影に加えて静止画撮影にも使用することができる利点がある。次に、その説明を行なう。

【0004】画素混合方式の撮像素子を用いた動画撮影 では、フィールド蓄積読み出しを行なう。フィールド蓄 積読み出しは、画素混合方式のCCD撮像素子において 上下2画素のデータを素子内で混合して読み出すもの で、その代表的なフィルタ配列を図2に示している。最 初のフィールドにおいては、図2に示すように、水平走 査毎に上下ラインが加算されて、A1, A2の順番で信 号が順次読み出される。また、次のフィールドにおいて は、同様に、水平走査毎に上下ラインが加算されて、B 1, B2の順番で順次読み出される。この結果、センサ ーからは、水平走査毎に、(Mg+Ye), (G+C y) と(G+Ye), (Mg+Cy) が交互に出力され る。ここで、Wr = Mg + Ye, Gb = G + Cy, Gr=G+Ye, Wb=Mg+Cyとすれば、撮像素子から のデータ信号は、現データ信号を S_L 、1ライン遅延し たデータ信号を S₁₋₁、 2 ライン遅延したデータ信号を S₁₋₂として、図3に示すように表わされる。

【0005】画素混合方式の撮像素子を用いた静止画記録には、画素混合された各フィールドの出力データ信号をインターリーブして1フレームの画像を記録するフレームスチル画記録方式と、1フィールドの画像のみを記録するフィールドスチル画記録方式とがある。フィールドスチル画記録方式の場合には、

(1) 特開 Ψ 1-143482号公報に記載されているようなマトリクス補正ができなくなり垂直色モアレが増加する。

(2) 垂直方向の解像度が不足し、静止画としては十分な画質が得られない。

という問題がある。従って、静止画記録にはフレームス チル画記録方式が望ましいが、フレームスチル画記録方 式の場合、移動量の大きい被写体ではブレが生じて2重 像となる問題点がある。

【0006】このような問題を解決するため、図4に示すように、最初のフィールドにおいては、水平走査毎に1ラインずつ撮像素子内で画素データを混合せずにデータ信号を読み出し、また次のフィールドにおいても同様に、水平走査毎に1ラインずつデータ信号を読み出して静止画記録を行なう方式が開発されている。このように読み出されたデータ信号は、図5に示すようになる。この方式によれば、ブレが無く解像度が劣化しない静止画を得ることが可能となる。この読み出し方法をフレーム蓄積読み出し方法と呼び、この静止画記録方式をフルフレームスチル画記録方式と名付ける。この詳細は、特開平4-274036号公報及び特開平4-331393号公報に述べられている。以下、その方法について述べる。

【0007】画素混合方式の撮像素子から画素混合をし ないでデータ信号を読み出すことは、この撮像素子の駆 動パルスを制御することで実現できる。そして、フルフ レームスチル画記録方式を実現するためには、撮像素子 上に配列されたフィルタ配置の順に画像データ信号を1 H (ライン) ずつ順次読み出すことが必要がある。しか しながら、撮像素子からは、1枚のフレーム画を構成す る画像データが、1ラインおきに1フィールドずつ出力 されるので、このままでは信号処理を行なうことができ ない。そこで検討を行なった結果、撮像素子から出力さ れる2フィールド(1フレーム)分の画像データを蓄積 可能なフレームメモリを用い、撮像素子から出力される データ信号の1フレーム分をフレームメモリに記憶した 後に該メモリーからノンインタレース読み出しを行え ば、フルフレームスチル画記録が可能になるという結論 に達した。そして画像シミュレーションによる検討の結 果では、画素混合方式の撮像素子を用いたフルフレーム スチル画記録でも、スチル画としては十分な画質の記録 が得られることがわかった。

【0008】撮像素子からフィールド蓄積読み出しを行なって動画処理を行なうときには、色信号及び輝度信号

を、共に、現データ信号、1ライン遅延データ信号、2ライン遅延データ信号の3ライン分のデータ信号から生成する。また、フレーム蓄積読み出しを行なって静止画処理を行なうときには、色信号に関しては、1ライン遅延データ信号、2ライン遅延データ信号の3ライン分のデータ信号から生成し、輝度信号は、現データ信号、1ライン遅延データ信号、2ライン遅延データ信号、3ライン遅延データ信号、4ライン遅延データ信号の5ライン分のデータ信号から生成する。図6は、この様子を示している。

【0009】このような画像信号処理を行なうためには、ビデオカメラ及びその他の映像機器には、画像データ信号の遅延信号を生成するための遅延回路が不可欠であることがわかる。

[0010]

【発明が解決しようとする課題】従来のデジタル信号処理では、遅延回路としてメモリを用いている。しかし、全信号処理回路を1つのICに1チップ化しようとするときには、チップ面積や消費電力に占める前記メモリの比重が大きくなる。静止画信号処理を行なうときには現データ信号~4ライン遅延データ信号を生成するための4H(ライン)分のラインメモリが必要となるが、これらのラインメモリをICに内蔵しようとすると該ICのチップ面積の増加や消費電力が増大するといった問題が発生する。

【0011】従って、本発明の目的は、画像データ信号を遅延するために使用するメモリを少なくすることができる画像信号処理装置を提供することにある。

[0012]

【課題を解決するための手段】本発明は、この目的を達成するために、1画面分のデータを記憶するフレームメモリと、1画面を水平方向にn分割して各ブロック毎にデータを読み出すようにフレームメモリを制御するメモリコントロール部と、フレームメモリから読み出された1ライン分((1/n) H分)のデータを記憶する第1の(1/n) Hラインメモリと、第1のラインメモリから出力されるデータ信号を記憶する第2の(1/n) Hラインメモリと、第2のラインメモリから出力されるデータ信号を記憶する第3の(1/n) Hラインメモリと、以下第(m-1)のラインメモリから出力されるデータ信号を記憶する第mの(1/n) Hラインメモリと、以下第(m-1)のラインメモリから出力されるデータ信号を記憶する第mの(1/n) Hラインメモリと、これらのメモリを制御するメモリコントロール部を設けたことにある。

[0013]

【作用】画素混合方式の撮像素子で静止画を撮影する場合、その出力データ信号はフィールド単位となる。データ信号は、フレームメモリにノンインタレースで記憶した後に読み出しを行ない処理をする。静止画の場合は動画と違ってリアルタイムの処理が要求されないため、画面を水平方向に分割して処理することが可能となる。以

下、水平方向に2分割して画像処理をする場合の手順を 説明する。

【0014】 (1) フレームメモリに書き込んだデータ を、(1/2) H分づつ左半画面分を読み出して処理を 行なう。

【0015】(2)左半画面分の処理データを再びフレームメモリに書き込む。

【0016】(3)残り右半画面分のデータを読み出し 処理を行なう。

【0017】(4)右半画面分の処理データを再びフレームメモリに書き込む。

【0018】この方式により静止画処理を行なう場合は、1 ライン分のデータを遅延させるには(1/2) H分の容量のメモリですむ。そのため、4 ライン分の遅延データ信号を、

(1/2) H×4=2H分

の容量のメモリで生成できる。動画処理の場合には従来 どおり2H分の容量のメモリを用いたリアルタイム処理 となるため、2H分のメモリにより動画及び静止画の両 方の処理が可能となる。

【0019】なお、一枚の画面を左半画面と右半画面とに分けて処理をする場合、完全に左半分と右半分とで独立した信号処理を行なえば、左右の画面の境目で不連続部分が生じ画面上で歪となる。これは信号処理で水平方向のフィルタ処理を行なっているためであり、この不連続が生じないようにするために次のような工夫を行なう。

【0020】撮像素子からフレームメモリにデータを書き込む際には、あらかじめ数画素分のオフセットを水平方向のアドレスにもたせて書き込むようにする。次に左半画面分の処理結果を再びフレームメモリに書き込む際にはアドレス0から書き始めるようにすれば、水平方向に数画素分の上書きされないデータが残る。そうすれば、右半面分の処理をする際に、水平方向のフィルタ処理が左画面から右画面に連続して行なうことができ、画面中央部で歪を生じることなくフレーム静止画を得ることができる。

【0021】以上、デジタルカメラの信号処理について、現データ信号~4ライン遅延データ信号までを2H分の容量のラインメモリで生成する信号遅延処理を述べたが、フレームメモリを用いて静止画処理を行なう場合は、水平分割数を増やすことによりより多くの遅延データ信号が得られる。

【0022】ここで、フレームメモリと1H分のラインメモリから現データ信号~mライン遅延データ信号を生成する方法につき説明する。フレームメモリに記憶した1画面分のデータを遅延回路に出力するとき、1画面を水平方向にn等分したブロック毎にデータを読みだす。読み出したデータは第1の(1/n)Hラインメモリに記憶し、1ライン遅延データ信号を生成する。次に第1

のラインメモリから出力されるデータ信号を第2の(1 / n)Hラインメモリに記憶することにより2ライン遅延データ信号を生成し、以下同様に、第mの(1 / n)Hラインメモリによりmライン遅延データ信号を生成することができる。

【0023】このようにすれば、1 ライン分の遅延データ信号を生成するのに(1/n) H分の容量のメモリで足りるので、現データ信号~mライン遅延データ信号を(1/n) H×m=(m/n) Hの容量のメモリで生成でき、垂直方向のフィルタリング等で多数のラインを使用するときなどにメモリの量を軽減できる。また、動画のリアルタイム処理を行なう場合には(m/n) Hのラインメモリとして使用することができる。

[0024]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

【0025】図1は、本発明になる画像信号処理装置のブロック図である。この画像信号処理装置は、フレームメモリと(1/n)H分の容量のラインメモリをm個用いて現データ信号~mライン遅延データ信号を生成する回路構成のものである。ここで、Hは、水平方向1ライン分の画像データ(画素)数である。

【0026】図1において、1は入力データ信号、2はフレームメモリ、3は前記フレームメモリ3から出力されるデータ信号、4は信号遅延回路、5は前記信号遅延回路4から出力される現データ信号、6は同1ライン遅延データ信号、7は同2ライン遅延データ信号、8は同 nライン遅延データ信号、9は信号処理回路、10は前記信号処理回路9で処理して出力されたデータ信号、82は前記フレームメモリ2のアドレス信号、83は前記アドレス82を発生するメモリコントロール部である。

【0027】フレームメモリ2は、1フレーム分の入力データ信号1を記憶する。フレームメモリ2に記憶した画像データ信号は、メモリコントロール部83により制御されるアドレス信号82により、画面を水平方向にn等分して区分した各ブロック毎に読み出される。読み出された画像データ信号は、水平方向の長さが(1/n)Hとなるので、(1/n)Hの容量のメモリで1ライン遅延データ信号を生成することができる。信号遅延回路4は、フレームメモリ2から読み出したデータ信号3から現データ信号5、1ライン遅延データ信号6、2ライン遅延データ信号7…mライン遅延データ信号8までのデータ信号を生成し、信号処理回路9に出力する。

【0028】信号処理回路9は、信号遅延回路4で生成した現データ信号5~mライン遅延データ信号8を処理した処理結果を出力データ信号10として出力する。出力データ信号10は、再びフレームメモリ2の前記読み出したデータ上に書き込むか、または、他の記憶装置に出力される。このような処理を1画面にわたりn回繰り返すことで、処理された1画面分の画像データ信号をフ

レームメモリ2に得ることができる。フレームメモリ2 に記憶した画像データ信号(処理結果)は、外部出力データ信号94として外部に出力される。

【0029】ここで、フレームメモリ2からのデータ読み出し方法について、図7を参照して説明する。同図において、2はフレームメモリ、11はフレームメモリ内の画像データ信号をn等分したうちの最初の1ブロック、12は次の1ブロック、13は最後の1ブロック、3は該フレームメモリ2から読み出されるデータ信号である。

【0030】フレームメモリ2に記憶された1画面分の画像データは、図7に示すように、水平方向にn等分した状態で、メモリコントロール部83により制御されたアドレス信号82により、最初の1ブロック11から読み出される。読み出したデータ信号3は、信号遅延回路4で生成した現データ信号5〜mライン遅延データ信号8に対しては信号処理回路9で所定の信号処理を行ない、処理した結果を再びフレームメモリ2のブロック11に上書きする。次に、ブロック12のデータを同様に読み出し、処理した結果をブロック12に上書きする。この処理を最後のブロック13まで繰り返せば、1フレーム全体の画像データに対する処理が完了し、この処理結果がフレームメモリ2に記憶されることになる。

【0031】次に、前記信号遅延回路4による現データ 信号5~mライン遅延データ信号8の生成について、図 8を参照して説明する。同図において、1は入力データ 信号、2はフレームメモリ、3は前記フレームメモリ2 から出力されるデータ信号、4は信号遅延回路、14は 1ライン遅延データ信号を生成するための(1/n)H の容量をもつラインメモリ、6は前記ラインメモリ14 により生成した1ライン遅延データ信号、15は2ライ ン遅延データ信号を生成するための(1/n) Hの容量 をもつラインメモリ、6は前記ラインメモリ15により 生成した2ライン遅延データ信号、16はmライン遅延 データ信号を生成するための(1/n)Hの容量をもつ ラインメモリ、8は前記ラインメモリ16により生成し たmライン遅延データ信号、82は前記フレームメモリ 2に対するアドレス信号、83は前記アドレス信号82 を発生するメモリコントロール部である。

【0032】フレームメモリ2からは、図7に示すように、画面を水平方向にn等分して区分した各ブロック毎にデータを読み出す。これはメモリコントロール部83によりフレームメモリ2のアドレス信号82を制御して行なう。読み出したデータは、水平方向の長さが(1/n)Hであるので、(1/n) Hの容量のラインメモリで1ライン(H/nライン長)分の遅延データ信号を生成できる。信号遅延回路4では、フレームメモリ2から読み出したデータ信号3を現データ信号5として出力すると共に(1/n) Hラインメモリ14に記憶する。次

の1ライン (H/nライン長) 分のデータ信号 3 がフレームメモリ 2 から入力されると、(1/n) Hラインメモリ 1 4 からは 1 ライン遅延データ信号 6 が出力され、同データ信号 6 が(1/n) Hラインメモリ 1 5 に記憶される。以下、同様の遅延処理を行なって n ライン目のデータ信号が信号遅延回路 4 に入力したとき、(1/n) Hラインメモリ 1 6 からmライン遅延データ信号 8 が出力される。このように、フレームメモリ 2 内部のデータを水平方向に n分割して各ブロック毎に処理すれば、 1 H分のメモリ容量で現データ信号 5 ~m ライン遅延データ信号 8 を生成することができ、遅延データ信号 生成のためのラインメモリの容量を軽減することができる。

【0034】信号遅延回路4に入力される入力データ信号1のうちの最初の(1/n)H分がラインメモリ14に記憶される。次に新たな(1/n)H分のデータ信号1が入力されると、ラインメモリ14の内容(記憶データ)が押し出されて後段のラインメモリ15に記憶(移動)され、新たに入力した入力データ信号1は前段のラインメモリ14に記憶される。以下同様に、更に新たなデータが前段のラインメモリ14に入力されると、ラインメモリ14、15に記憶されているデータは、順次に後段のラインメモリに記憶(移動)されていき、m/nH分のデータ信号が入力されたときには、信号遅延回路4内部のラインメモリ14~16がデータ信号で満ちてリアルタイムで1ライン遅延データ信号17が生成される。

【0035】図10は、本発明になる画像信号処理装置 を使用したビデオカメラ等においてフレーム静止画を生 成、記録するときの信号処理方式を示している。同図に おいて、18は画素混合方式の撮像素子、2はデータ信 号を1フレーム分記憶するためのフレームメモリ、82 は前記フレームメモリ2のアドレス信号、83は前記ア ドレス信号82を生成するメモリコントロール部、3は 前記フレームメモリ2から読み出した0.5 H分のデー タ信号、4は現データ信号~4ライン遅延データ信号を 生成するための信号遅延回路、5は前記信号遅延回路4 で生成した現データ信号、6は同1ライン遅延データ信 号、7は同2ライン遅延データ信号、19は同3ライン 遅延データ信号、20は同4ライン遅延データ信号、9 は色信号及び輝度信号を生成するための信号処理回路、 21は前記信号処理回路9で生成した色信号、22は同 輝度信号である。

【0036】画素混合方式の撮像素子18からフレーム

読み出しにより得た入力データ信号1は、1フレーム分 をフレームメモリ2に書き込む。このとき、水平方向の アドレスには数画素分のオフセットをもたせて書き込む ようにする。これは、画面中央部の処理を連続した状態 で行なえるようにするためである。次に、メモリコント ロール部83によりフレームメモリ2へのアドレス信号 82を制御して、このフレームメモリ2から左半画面分 のデータ(1水平走査あたり0.5 H分)を順次に読み 出して信号遅延回路4に入力する。信号遅延回路4に入 力したデータ信号3は、図11に示す遅延方式で遅延す ることにより、現データ信号5,1ライン遅延データ信 号6、2ライン遅延データ信号7、3ライン遅延データ 信号19、4ライン遅延データ信号20を生成する。遅 延回路4で生成した現データ信号5~4ライン遅延デー タ信号20は、信号処理回路9に送り、色信号21及び 輝度信号22を生成する。生成した色信号21及び輝度 信号22は、外部の記憶装置に出力されるか、もしくは フレームメモリ2の左半画面分の領域にアドレス0から 書き込む。右半画面についても同様の処理を行なえば、 2 ライン分の容量のメモリで現データ信号~4 ライン遅 延データ信号を用いた静止画処理を行なうことができ、 高精細のフルフレーム静止画をフレームメモリ2に得る ことができる。フレームメモリ2からは外部に画像デー タ信号94を出力する。

【0037】図11は、本発明になる画像信号処理装置を使用したデジタルスチルカメラの静止画処理における回路構成を示している。同図において、1は入力データ信号、2はフレームメモリ、3は前記フレームメモリ2から読み出されるデータ信号、5は現データ信号、23は1ライン遅延データ信号生成用ラインメモリ、6は1ライン遅延データ信号、24は2ライン遅延データ信号生成用ラインメモリ、7は2ライン遅延データ信号、25は3ライン遅延データ信号生成用ラインメモリ、19は3ライン遅延データ信号、26は4ライン遅延データ信号、27は各ラインメモリ23~26に供給するアドレス信号、4は現データ信号~4ライン遅延データ信号を生成する前記信号遅延回路である。

【0038】入力されるデータ信号1は、一旦、フレームメモリ2に1画面分記憶する。このとき、水平方向のアドレスには数画素分のオフセットをもたせて書き込むようにする。次に、フレームメモリ2からデータをノンインタレースで左半画面分(0.5H分)だけ読み出して信号遅延回路4に入力する。

【0039】信号遅延回路4は、入力したデータ信号3を0.5H分の容量の1ライン遅延データ信号生成用ラインメモリ23に送り、1ライン遅延データ信号6を生成する。以下同様に、2ライン遅延データ信号生成用メモリ24、3ライン遅延データ信号生成用メモリ25、4ライン遅延データ信号生成用メモリ26で、それぞ

れ、2ライン遅延データ信号7,3ライン遅延データ信号19,4ライン遅延データ信号20を生成し、後段の信号処理回路9に送る。

【0040】図12は、本発明になる画像信号処理装置における前記静止画処理の際に各ラインメモリ23~26にデータを書き込む場合のアドレス信号及び書き込み信号のタイミングを示している。同図において、28は信号遅延回路4の入力データ信号(3)、27は各ラインメモリ23~26のアドレス信号、29はラインメモリ23の書き込み信号、30はラインメモリ24の書き込み信号、31はラインメモリ25の書き込み信号、32はラインメモリ26の書き込み信号、33はラインメモリ23に記憶したデータ、34はラインメモリ24に記憶したデータ、35はラインメモリ25に記憶したデータ、36はラインメモリ26に記憶したデータである。なお、各ラインメモリ23~26は、図11における各ラインメモリ23~26に対応する。

【0041】入力データ信号28及びアドレス信号27は、同じ周期でラインメモリ23に入力する。入力データ信号28は、書き込み信号29によってラインメモリ23におけるアドレス信号27の番地に書き込む。また、ラインメモリ23から出力されるデータ信号は、書き込み信号30によってラインメモリ24におけるアドレス信号27の番地に書き込む。以下同様に、書き込み信号31と書き込み信号32により、ラインメモリ24,25からの出力データをそれぞれラインメモリ25,26に書き込む。

【0042】図13は、本発明になる画像信号処理装置 における前記静止画処理の際に各ラインメモリ23~2 6からデータを読み出す場合のアドレス信号及び読み出 し信号のタイミングを示している。同図において、27 は各ラインメモリ23~27のアドレス信号、37はラ インメモリ23の読み出し信号、38はラインメモリ2 4の読み出し信号、39はラインメモリ25の読み出し 信号、40はラインメモリ26の読み出し信号、41は ラインメモリ23から読み出される読み出しデータ信 号、42はラインメモリ24から読み出される読み出し データ信号、43はラインメモリ25から読み出される 読み出しデータ信号、44はラインメモリ26から読み 出される読み出しデータ信号、45は各ラインメモリ2 3~26から読み出される各読み出しデータ信号の位相 を揃えるための同期信号、46は読み出しデータ信号4 1を同期信号45と同相にした出力データ信号、47は 読み出しデータ信号42を同期信号45と同相にした出 カデータ信号、48は読み出しデータ信号43を同期信 号45と同相にした出力データ信号、49は読み出しデ ータ信号44を同期信号45と同相にした出力データ信 号を表わしている。なお、各ラインメモリ23~26 は、図11の各ラインメモリ23~26に対応してい る。

【0043】アドレス信号27及びメモリ読み出し信号37は同じ周期でラインメモリ23に入力する。ラインメモリ23に記憶されているデータは、アドレス信号27の番地から読み出し信号37により該ラインメモリ23の読み出しデータ信号41として読み出される。以下同様に、読み出し信号38,読み出し信号39,読み出し信号40により各ラインメモリ24~26のデータを読み出してデータ信号42~44を出力する。読み出した各読み出しデータ信号41~44は、同期信号45により同期化してそれぞれ出力データ信号46~49とし、該信号遅延回路4から出力する。

【0044】図14は、本発明になる画像信号処理装置による動画処理のための遅延処理回路構成を示している。同図において、4は信号遅延回路、3はこの信号遅延回路4の入力データ信号、23,24は1ライン遅延データ信号生成用ラインメモリ、50,51は2系統のデータ信号を同時化するための選択器、53は1ライン遅延データ信号、25,26は2ライン遅延データ信号、27は各ラインメモリ、54は2ライン遅延データ信号、27は各ラインメモリ23~26にデータを書き込み、または読み出すためのアドレス信号、52は2系統のデータ信号を同時化するために前記選択器50,51を切り換える切り換え信号である。

【0045】信号遅延回路4に入力した1H分のデータ信号3は、0.5H分をラインメモリ23に記憶し、残りの0.5H分をラインメモリ24に記憶する。次の1H分の処理では、ラインメモリ23から出力されるデータ信号をラインメモリ25に記憶し、ラインメモリ24から出力されるデータ信号をラインメモリ26に記憶する。

【0046】また、ラインメモリ23,24から出力されたデータ信号は、選択器50で同時化して1ライン遅延データ信号53を生成する。そして、ラインメモリ25,26から出力されたデータ信号は、選択器51で同時化して2ライン遅延データ信号54を生成する。

【0047】図15は、本発明になる画像信号処理装置による前記動画処理の際にラインメモリ23~26にデータを書き込む場合のアドレス信号と書き込み信号のタイミングを示している。同図において、55は入力データ信号(3)、27は各ラインメモリ23~26に対する書き込み信号、29はラインメモリ23に対する書き込み信号、31はラインメモリ25に対する書き込み信号、56はラインメモリ26に対する書き込み信号、56はラインメモリ24に記憶された0.5H分のデータ信号、57はラインメモリ24に記憶された0.5H分のデータ信号、58はラインメモリ25に記憶された0.5H分のデータ信号、59はラインメモリ26に記憶された0.5H分のデータ信号、59はラインメモリ26に記憶された0.5H分のデータ信号である。なお、各ラインメモリ23~26は、図14の各ラインメモリ23~26

に対応する。

【0048】撮像素子からサンプリング周波数 fs(周期 1/fs)で読み出された入力データ信号 55 は、その 2 倍の周期(2/fs)のアドレス信号 27 でラインメモリ 23、24 に書き込まれる。

【0049】 ラインメモリ23に対する書き込み信号 29は、入力データ信号 55の奇数番目のデータ信号(図中で D_{11} , D_{13} , D_{15} …)に同期した形で該ラインメモリ23に入力する。その結果、図に示すように、ラインメモリ23のアドレス0にはデータ信号 D_{11} が、アドレス1にはデータ信号 D_{13} が、アドレス2にはデータ信号 D_{15} がそれぞれ書き込まれることになる。

【0050】ラインメモリ24に対する書き込み信号3 0は、入力データ信号55の偶数番目の信号(図中でD 12, D₁₄, D₁₆…) に同期した形で該ラインメモリ24 に入力する。その結果、図に示すように、ラインメモリ 24のアドレス0にはデータ信号D12が、アドレス1に はデータ信号 D₁₄が、アドレス 2 には信号 D₁₆がそれぞ れ書き込まれることになる。このように、0.5Hの容 量をもつ2つのラインメモリ23,24に対して1ライ ン目の1 H分のデータ信号を記憶する。2ライン目の1 H分のデータ信号55が入力されたときは、入力した2 ライン目のデータ信号55は、ラインメモリ23,24 にそれぞれO. 5 H分記憶される。そして、ラインメモ リ23から出力される1ライン目の0.5H分のデータ 信号はラインメモリ25に、ラインメモリ24から出力 される残りの0.5 H分のデータ信号はメモリ6にそれ ぞれ記憶される。

【0051】図16は、本発明になる画像信号処理装置 による前記動画処理の際にラインメモリ23~26から データを読み出す場合のアドレス信号と読み出し信号の タイミングを示している。同図において、27はライン メモリ23~26からデータを読み出す際のアドレスを 示すアドレス信号、37はラインメモリ23からデータ を読み出すための読み出し信号、38はラインメモリ2 4からデータを読み出すための読み出し信号、39はラ インメモリ25からデータを読み出すための読み出し信 号、40はラインメモリ26からデータを読み出すため の読み出し信号、60はラインメモリ23から読み出し た読み出しデータ信号、61はラインメモリ24から読 み出した読み出しデータ信号、62はラインメモリ25 から読み出した読み出しデータ信号、63はラインメモ リ26から読み出した読み出しデータ信号、45は、ラ インメモリ23,24からの読み出しデータ信号60, 61の位相を揃え、ラインメモリ25からの読み出しデ ータ信号62,63の位相を揃えるための同期信号、6 4は読み出しデータ信号60を同期信号45と同相にし た読み出しデータ信号、65は読み出しデータ信号61 を同期信号45と同相にした読み出しデータ信号、66 は読み出しデータ信号62を同期信号45と同相にした

読み出しデータ信号、67は読み出しデータ信号63を同期信号45と同相にした読み出しデータ信号である。なお、各ラインメモリ23~26は、図14の各ラインメモリ23~26に対応する。

【0052】アドレス信号27とラインメモリ23に対する読み出し信号37,ラインメモリ24に対する読み出し信号38,ラインメモリ25に対する読み出し信号39及びラインメモリ25に対する読み出し信号40は、メモリにデータを書き込むときと同じ周期(2/fs)で、各ラインメモリ23~26に入力される。ラインメモリ23では、入力したアドレス信号27の番地に記憶しているデータを読み出し信号37により読み出す。また、ラインメモリ24~26でも同様に、入力したアドレス信号27の番地に記憶しているデータを各読み出し信号38~40により読み出す。その結果、各ラインメモリ23~26の各読み出しデータ信号60~63は、各読み出し信号37~40と同じ周期(2/fs)で読み出される。

【0053】そして、各読み出しデータ信号 $60\sim63$ は、同期信号 45により位相が揃えられ、出力データ信号 $64\sim67$ として出力される。

【0054】図17は、本発明になる前記画像信号処理 装置による前記動画処理において、各ラインメモリ23~26から読み出した出力データ信号64~67を選択器50、51により同時化する方法を示している。同図において、64はラインメモリ23からの出力データ信号、65はラインメモリ24からの出力データ信号、67はラインメモリ26からの出力データ信号、50はデータ信号65を同時化するための選択器、51はデータ信号66とデータ信号67を同時化するための選択器、52はこれらの選択器50、51の入力を切り換える切り換え信号、68はデータ信号64とデータ信号65を同時化した出力データ信号66とデータ信号67を同時化した出力データ信号を表わしている。

【0055】選択器50,51は、切り換え信号52がハイレベルのときに上側の入力データ信号を選択し、切り換え信号52がローレベルのときに下側の入力データ信号を選択する。切り換え信号52のレベルの変化と選択器50,51の各出力データ信号68,69の関係は、図示のようになる。

【0056】図18は、本発明になる画像信号処理装置において入力される画像(入力データ信号)をフレームメモリ2に記録する際の記録方式を示している。同図において、2はフレームメモリ、70はこのフレームメモリ2に記憶した1画面分の入力データのうちの左半画面分のデータ、71は残りの右半画面分のデータ、72は処理して再記憶した左半画面分の画像データ信号、73は最初に記憶したデータ信号70、71を処理た画像デ

ータ信号 7 2をフレームメモリ 2 に再書き込みする際のアドレスの差分、7 4 は最初に記憶したデータ信号 7 0 のうちで処理済みデータ信号 7 2 により上書きされずに残ったデータ信号 7 0 のアドレスの差分である。

【0057】図10に示した方式で静止画を処理する場 合、最初に、撮像素子18から出力される1フレーム分 の入力データ信号1をフレームメモリ2に記憶する。こ のときは、水平方向にn画素分ずらした位置(水平方向 のアドレスnの場所)からデータ信号70,71を書き 始めるようにする。次に、記憶したデータのうち左半画 面分のデータ信号70を読み出して信号処理を行ない、 処理結果を処理済みデータ信号72として水平方向のア ドレスが0の位置より書き始める。これによって、中央 部より左のn画素が上書きされずに残るため、次に右半 画面分のデータ信号71に対して水平方向の信号処理を 行なうとき、中央部のデータ(左半画面のデータ70と 右半画面のデータ71の境目)に対し連続的な処理が行 なえるようになる。従って、画像に歪を生じることなく フルフレームの静止画を生成できるようになる。なお、 この処理は、画面を水平方向にn分割し、現データ信号 ~nライン遅延データ信号を生成し、処理する場合にも 適用すると有効である。

【0058】図19は、本発明になる画像信号処理装置 における静止画処理のための遅延データ信号と動画処理 のための遅延データ信号と共通の回路で生成するように した信号遅延回路4の実施例を示している。同図におい て、1は入力データ信号、2はフレームメモリ、82は このフレームメモリ2のアドレス信号、83はこのアド レス信号82を生成するメモリコントロール部、3は前 記フレームメモリ2から出力したデータ信号、75は静 止画処理と動画処理のときに該信号遅延回路 4 に入力す るデータ信号を切り換える選択器、4はこの信号遅延回 路、23は0.5Hの容量をもつ第1のラインメモリ、 6は第1のラインメモリ23から出力されるデータ信 号、24は0.5Hの容量をもつ第2のラインメモリ、 7は第2のラインメモリ24から出力されるデータ信 号、25は0.5Hの容量をもつ第3のラインメモリ、 19は第3のラインメモリ25から出力されるデータ信 号、26は0.5Hの容量をもつ第4のラインメモリ、 20は第4のラインメモリ26から出力される手データ 信号、50は第1のラインメモリ23から出力されたデ ータ信号6と第2のラインメモリ24から出力されたデ ータ信号7を切り換える選択器、53は選択器50から 出力されるデータ信号、51は第3のラインメモリ24 から出力されたデータ信号19と第4のラインメモリ2 6から出力されたデータ信号20を切り換える選択器、 54は選択器51から出力されるデータ信号、27は前 記各ラインメモリ23~26に供給するアドレス信号、 52は2系統のデータ信号を同時化するための切り換え 信号、76は静止画処理と動画処理のときに第2のライ

ンメモリ24の入力データ信号を切り換える選択器、77は静止画処理と動画処理のときに1ライン遅延データ信号の出力データを切り換える選択器、78は選択器77からの出力データ信号、79は静止画処理と動画処理のときに2ライン遅延データ信号の出力出たを切り換える選択器、80は選択器79からの出力データ信号、81は静止画処理と動画処理を切り換える切り換え信号を示している。

【0059】静止画処理を行なう場合は、静止画処理/動画処理切り換え信号81をローレベルにする。そのとき、この信号遅延回路4の構成は、図11に示す信号遅延回路と等価になる。入力データ信号1は、フレームメモリ2に1画面分記憶する。このとき、水平方向のアドレスに数画素分のオフセットをもたせて書き込むようにする。次に、フレームメモリ2から、メモリコントロール部83によりノンインタレースで左半画面分(0.5 H分)だけデータを読み出す。選択器75は、このとき、フレームメモリ2から出力されるデータ信号3を選択するので、信号遅延回路4にはこのデータ信号3が入力する。

【0060】信号遅延回路4は、入力した現データ信号 3を第1のラインメモリ23に送り、1ライン分遅延し たデータ信号6を生成する。以下同様に、第2のライン メモリ24, 第3のラインメモリ25, 第4のラインメ モリ26で、それぞれ、2ライン遅延デー信号7,3ラ イン遅延データ信号19,4ライン遅延データ信号20 を生成する。選択器77では第1のラインメモリ23か ら出力されるデータ信号6を選択し、選択器79では第 3のラインメモリ25から出力されるデータ信号19を 選択することにより、該信号遅延回路4から1ライン遅 延データ信号78と2ライン遅延データ信号80として 出力する。選択器76では第3のラインメモリ25から 出力されるデータ信号19を選択することにより、第2 のラインメモリ24には第3のラインメモリ25から出 力されるデータ信号19が入力して3ライン遅延データ 信号7を生成する。また、第4のラインメモリ26には 第2のラインメモリ24から出力されるデータ信号7が 入力して4ライン遅延データ信号20を生成する。

【0061】動画処理をする場合は、静止画処理/動画処理切り換え信号81をハイレベルにする。そのとき、この信号遅延回路4の構成は、図14に示す信号処理回路と等価になる。選択器75は、このとき、入力データ信号1を選択するので、信号遅延回路4にはこの入力データ信号1が入力する。信号遅延回路4に入力した入力データ信号1は、現データ信号21となる。この現データ信号21は、1H分のうちの0.5H分をラインメモリ23に記憶する。選択器76は現データ信号21を選択して、残りの0.5H分をラインメモリ24に記憶する。次の1H分の信号処理では、ラインメモリ23から出力されるデータ信号6をラインメモリ25に、ライン

メモリ24から出力されるデータ信号7をラインメモリ26にそれぞれ記憶する。このときの入力データ信号, アドレス信号及びメモリ書き込み信号のタイミングは、 図15に示すとおりである。

【0062】また、ラインメモリ23,24から出力したデータ信号6,7は、選択器50で同時化して1ライン遅延データ信号53を生成する。そして、ラインメモリ25,26から出力したデータ信号19,20は、選択器51で同時化して2ライン遅延データ信号54を生成する。

【0063】選択器 77は1ライン遅延データ信号 53 を選択し、選択器 79は2ライン遅延データ信号 54を選択するので、この信号遅延回路 4は、1ライン遅延データ信号 78としてデータ信号 53を出力し、2ライン遅延データ信号 80としてデータ信号 54を出力する。

【0064】なお、各メモリに供給する書き込み信号、読み出し信号、アドレス信号は、図12、図13、図15、図16からわかるように、静止画処理と動画処理とで共通になり、同じタイミングで静止画/動画の信号処理ができるので回路規模を少なくすることができる。

【0065】この結果、この処理回路によれば、フレームメモリ2及び2H分の容量のラインメモリ23~26で、現データ信号~4ライン遅延データ信号を使用する静止画処理と、現データ信号~2ライン遅延データ信号を使用する動画処理とに対応することができ、回路規模とメモリ容量の削減を実現することができる。

【0066】図20は、本発明になる画像信号処理装置における信号処理回路9のブロック図である。同図において、5は信号遅延回路4から出力される現データ信号、6は1ライン遅延データ信号、7は2ライン遅延データ信号、19は3ライン遅延データ信号、20は4ライン遅延データ信号、84は色信号生成回路、85は補色信号を分離及び補間する色分離回路、86は補色信号からRGB原色信号を生成するマトリクス回路、87はホワイトバランス回路、88はy補正回路、89はRGB原色信号から色差信号を生成する色差マトリクス回路、21は色差信号、90は輝度信号生成回路、91は低域輝度信号生成回路、92は垂直エンハンサ信号生成回路、93は加算回路、22は輝度信号である。

【0067】信号遅延回路4から出力される現データ信号5~4ライン遅延データ信号20のうち、1ライン遅延データ信号6,2ライン遅延データ信号7,3ライン遅延データ信号19は、色分離回路85に入力する。色分離回路85は、入力した3ラインのデータ信号6,

7,19から補色信号を分離及び補間し、マトリクス回路86に送る。マトリクス回路86は、入力した補色信号に対してマトリクス演算を行なってRGB原色信号を生成し、ホワイトバランス回路87に送る。ホワイトバランス回路87は、光源の明るさに応じてRGB原色信号のゲインを調節してy補正回路88に送る。y補正回

路88は、入力したRGB原色信号にy補正を施して色 差マトリクス回路89に送る。色差マトリクス回路89 は、入力したRGB原色信号に対してマトリクス演算を 施して、R-Y、B-Yの色差信号21を生成する。

【0068】輝度信号生成回路90は、現データ信号5~4ライン遅延データ信号20を入力する。低域輝度信号生成回路91は、入力した2ライン遅延データ信号に対して、水平方向のフィルタ処理と輪郭補正を施して低域輝度信号を生成する。垂直エンハンサ信号生成回路92は、現データ信号5~4ライン遅延データ信号20から垂直輪郭補正信号を生成する。加算回路93は、前記低域輝度信号と垂直輪郭補正信号を加算して輝度信号22を生成する。

[0069]

【発明の効果】本発明によれば、1 H分のメモリ容量があれば現データ信号~nライン遅延データ信号を生成できるので、映像機器等において多数ラインによる垂直方向のフィルタリング等を行なうときなどに少ない容量のメモリで高画質な画像を得ることができる。

【0070】また、デジタルカメにおける信号処理では、2H分の容量のメモリにより、現データ信号~4ライン遅延データ信号を用いた静止画処理と現データ信号~2ライン遅延データ信号を用いた動画処理を実現するることができ、高精細のフレーム静止画及びフィールド画(動画)を得ることができる。

【図面の簡単な説明】

【図1】本発明になる画像信号処理装置のブロック図で ある。

【図2】CCD撮像素子における画素混合読み出しの説明図である。

【図3】画素混合読み出しによる現データ信号, 1ライン遅延データ信号, 2ライン遅延データ信号の信号成分を示す説明図である。

【図4】CCD撮像素子におけるフレーム読み出しの説明図である。

【図5】フレーム読み出しによる現データ信号, 1ライン遅延データ信号, 2ライン遅延データ信号の信号成分を示す説明図である。

【図6】動画処理及び静止画処理における遅延データ信号を示す説明図である。

【図7】フレームメモリからデータを読み出す方法の説 明図である。

【図8】本発明になる画像信号処理装置における信号遅延回路で現データ信号~mライン遅延データ信号を得るための回路構成を詳述したブロック図である。

【図9】本発明になる画像信号処理装置における信号遅延回路で1ライン遅延データ信号を得るための回路構成を詳述したブロック図である。

【図10】本発明になる画像信号処理装置によりビデオカメラでフレーム静止画を生成及び記録するときの信号

処理方式を説明するブロック図である。

【図11】本発明になる画像信号処理装置によりデジタルスチルカメラにおける静止画処理を行なうときのブロック図である。

【図12】静止画処理の際にメモリにデータを書き込むときのアドレス信号及び書き込み信号のタイミングを示すタイムチャートである。

【図13】静止画処理の際にメモリからデータを読み出すときのアドレス信号及び書き込み信号のタイミングを示すタイムチャートである。

【図14】本発明になる画像信号処理装置により動画処理を行なうときのブロック図である。

【図15】動画処理の際にメモリにデータを書き込むと きのアドレス信号及び書き込み信号のタイミングを示す タイムチャートである。

【図16】動画処理の際にメモリからデータを読み出すときのアドレス信号及び書き込み信号のタイミングを示

すタイムチャートである。

【図17】動画処理の際にメモリから読み出したデータ を同時化するタイミングを示すタイムチャートである。

【図18】画面中央部の処理を連続した状態で行なうためにフレームメモリに対するデータの書き込みと読み出し方法を示す説明図である。


【図19】本発明になる画像信号処理装置により静止画 処理なおけるデータ遅延と動画処理におけるデータ遅延 と行なうためのブロック図である。

【図20】本発明になる画像信号処理装置における信号 処理回路の詳細を示すブロック図である。


【符号の説明】

1 …入力データ信号、 2 … フレームメモリ、 4 …信号処理回路、 3 …読み出しデータ信号、 9 …信号処理回路、 18 …画素混合方式の撮像素子、83 … メモリコントロール部、23~26 … ラインメモリ。


【図1】




[図2]





【図3】




【図4】












【図12】




【図13】




【図16】




【図14】




【図15】




【図17】




【図18】



【図19】



【図20】



フロントページの続き

(72)発明者 前田 英一

東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 阪口 知弘

東京都大田区中馬込1丁目3番6号 株式 会社リコー内